Appareils de test, codeurs à priorité hiérarchique, procédés pour commander un appareil de test et procédés pour commander un codeur à priorité hiérarchique

Testing apparatuses, hierarchical priority encoders, methods for controlling a testing apparatus, and methods for controlling a hierarchical priority encoder

Abstract

L'invention porte, selon divers modes de réalisation, sur un procédé de test. L'appareil de test peut comprendre : une paire de cellules comprenant deux cellules de mémoire à l bits configurées pour représenter un motif stocké de l bits ; et un convertisseur configuré pour convertir un motif de demande de l bits en une paire de tensions définies de telle sorte que lorsqu'elles sont appliquées sur des grilles de la paire de cellules, les tensions placent la paire de cellules dans un mode à résistance élevée lorsque le motif de demande correspond au motif stocké et dans un mode à faible résistance lorsque le motif de demande ne correspond pas au motif stocké.
According to various embodiments, a testing apparatus may be provided. The testing apparatus may include: a cell pair comprising two l- bit memory cells configured to represent a stored pattern of l -bit; and a converter configured to convert a query pattern of l- bit into a pair of voltages defined such that when applied to gates of the cell pair, the voltages make the cell pair into high resistance mode when the query pattern matches the stored pattern and into low resistance mode when the query pattern does not match the stored pattern.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (6)

    Publication numberPublication dateAssigneeTitle
    US-2004015652-A1January 22, 2004Kee Park, Chu Scott Yu-FanMulti-bank content addressable memory (CAM) devices having staged segment-to-segment soft and hard priority resolution circuits therein and methods of operating same
    US-2008007995-A1January 10, 2008Schwerin Ulrike Gruening-VonMemory cell having a switching active material, and corresponding memory device
    US-2011157982-A1June 30, 2011Peter Wung Lee, Fu-Chang HsuNovel High Speed High Density NAND-Based 2T-NOR Flash Memory Design
    US-2014059406-A1February 27, 2014Fusion-Io, Inc.Reduced level cell mode for non-volatile memory
    US-7783654-B1August 24, 2010Netlogic Microsystems, Inc.Multiple string searching using content addressable memory
    WO-2014021785-A1February 06, 2014Agency For Science, Technology And ResearchTesting apparatuses, servers and methods for controlling a testing apparatus

NO-Patent Citations (2)

    Title
    GANEGEDARA, T. ET AL.: "A Scalable and Modular Architecture for High-Performance Packet Classification", IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, vol. 25, no. Issue 5, 10 October 2013 (2013-10-10), pages 1135 - 1144, XP011544937, ISSN: 1045-9219
    GUO Q. ET AL.: "A Resistive TCAM Accelerator for Data-Intensive Computing", IEEE MICRO'11, 3 December 2011 (2011-12-03), XP055221012

Cited By (0)

    Publication numberPublication dateAssigneeTitle